我正在寻找由 ARM Cortex-A9 处理器（例如具有多个 ARM A9 处理器的 Nvidia Tegra 2 和 Tegra 3）制成的 SoC 的 L1 访问延迟和 L2 访问延迟。
我可以找到有关这些架构的 L1 和 L2 大小的一些信息，但我找不到有关 L1 和 L2 访问延迟的太多信息。我发现的唯一可靠信息是“在 Tegra 3 上，L2 缓存延迟比 2 快 2 个周期，而 L1 缓存延迟没有改变。”
这里提到 Tegra 2 上的 L2 有 25 个周期的延迟，这里提到 L1 有 4 个周期的延迟，L2 有 31 到 55 个周期的延迟。这些参考资料都不是完全可靠的。我希望在 Nvidia、TI 和 Qualcomm 网站和技术文档上找到更多信息，但没有成功。
编辑：OMAP4460 和 OMAP4470 等类似 SoC 的信息也会很棒。