verilog - 6bit ORgate Verilog

Question

可以公平地说下一行将用作 6 位 OR 门。因此，当“列”的 6 位之一为高时，变量“ORgate”将为高：

 assign  ORgate = columns[0] || columns[1] || columns[2] || columns[3] || columns[4] || columns[5];

Answer 1

它会，但是使用“减少运算符”有一种更短的方法：

 assign ORgate = |columns;