embedded - 中断的尾链

Question

什么是 ARM Cortex M3 中的 NVIC 支持的中断尾链。

Answer 1

尾链是对异常的背靠背处理，没有中断之间的状态保存和恢复开销。处理器在退出一个 ISR 并进入另一个 ISR 时跳过 8 个寄存器的弹出和 8 个寄存器的压入，因为这对堆栈内容没有影响。 Cortex™-M3 技术参考手册

这基本上意味着，在不重复堆叠的情况下处理挂起的中断。

如果您想了解更多详细信息，我推荐这本书：

ARM Cortex-M3 权威指南

Answer 2

如果一个异常在另一个异常处理程序完成时处于挂起状态，而不是返回到被中断的程序然后再次进入异常序列，将发生尾链场景，处理器不必从其中恢复所有寄存器值堆栈并将它们再次推回堆栈。异常的尾链允许更低的异常处理开销和更好的能源效率。