我做了一些研究，但找不到太多信息。
我想知道 ARM 嵌入式处理器有多少L1读取和 L1 写入端口以及端口的宽度。具体来说，我对 Cortex-A8、Cortex-A9 和 Cortex-A15 感兴趣。
我的盲目猜测是 Cortex-A9 处理器有一个 64 位宽的 L1 读端口和一个 L1 写端口。我的另一个猜测是它有一个共享的读/写端口。对此有什么想法吗？
问问题
2763 次
2 回答
3
这些处理器具有单独的 L1 指令和数据高速缓存。我很确定所有 ARM 内核的 L1 I-cache 和 D-cache 都有 1 个读取和 1 个写入端口Furber p.81。
L1 缓存位于每个内核中，因此有关详细信息，我将转到内核 TRM，例如Cortex-A9 TRM而不是 MPCore TRM。那里的第 7 章讲述了每个 64 位数据路径。
于 2012-10-24T02:00:52.147 回答
2
Afaik 您应该检查每个处理器的 AXI 功能。
例如，Cortex-A9页面包含 AXI 主接口属性和状态的详细表：
Cortex-A9 MPCore L2 接口可以有两个 64 位宽的 AXI 总线主控器。
Cortex-A15 的页面包含较少的信息，说明：
该处理器实现了一个 AMBA 4 AXI 一致性扩展 (ACE) 主接口和一个 AMBA 3 AXI 加速器一致性端口 (ACP) 从接口。ACE 和 ACP 都支持硬件可配置的 64 位或 128 位数据宽度。
还有一个类似的页面或Cortex-A8。
于 2012-10-08T19:05:38.570 回答