vhdl - 是否可以在 ModelSim 中编写仿真验证程序？

Question

我正在使用ModelSim来设计和模拟 CPU 架构。对于像我这样了解这一点的人，您可能也知道，在尝试处理您面前的所有这些信号时，验证仿真数据确实很困难。

有没有办法自动运行模拟并执行一些验证程序，以查看我获得的数据是否正确？

例如，我有一个组件，当被一个信号刺激时，在下一个时钟，它会返回否定的信号。我想验证这一点。如何？（当然无需手动检查屏幕上的信号）。

谢谢

Answer 1

是的，这被称为自检测试台。这个想法是编写一个新的 VHDL 文件，在其中实例化要测试的组件，将激励应用于组件并使用断言验证输出。做到这一点的基本方法是使用assert语句，如下所示：

assert my_signal = x"3456" report "my_signal has the wrong value!" severity ERROR;

还可以尝试查看 PSL，这是另一种用于验证 VHDL 代码行为的语言。Modelsim 支持 VHDL 断言和 PSL。