importerror - ModelSim PE 学生版 10.1c（STD_LOGIC 错误）

Question

我正在尝试在我的 VHDL 代码中使用 STD_LOGIC。它不会编译，因为我在该port(.....)部分中尝试使用的 STD_LOGIC 不起作用。我知道问题是因为我没有导入 IEEE 库。我尝试导入它，但没有成功。

如何将 IEEE 库正确导入 ModelSim 中的 VHDL 程序？

Answer 1

要将定义 std_logic 类型的包导入 VHDL 设计，请将以下两行添加到 VHDL 文件的顶部：

library ieee;
use ieee.std_logic_1164.all;