vhdl - VHDL IEEE 标准库与组件

Question

我正在为 Xilinx FPGA 开发一个 VHDL 项目，发现自己处于十字路口。

例如，我需要添加两个信号 (C=A+B)，并发现 Xilinx 具有可以生成可以完成这项工作的组件的工具。

但这也可以在标准 VHDL 中实现：C <= A + B

如果我使用标准 VHDL 代码应该是可移植的，但这是否具有较低的吞吐量？

我的意思是，特殊组件是否使用 FPGA 等内部的 DSP 功能，这使得它们更快，或者合成器通常可以处理这个吗？

score 5 · Accepted Answer

任何时候你都可以推断出一些事情。

性能很少受到影响，尤其是在加法器和乘法器等简单事物的情况下。甚至 RAM 块也很容易出于多种目的进行推断 - 如果我需要非常具体的供应商块行为，我只会实例化供应商组件。

如果您为适当宽度（或更小）的加法器和乘法器编写 VHDL 代码，并使用与块内可用内容相匹配的流水线，则可以很好地使用 DSP 块。如果您想更高级并使用（例如）Xilinx 的 DSP 模块的操作码输入，那么您将必须实例化一个模块。

1 回答 1