verilog - 匹配流中字节的正确方法？-verilog

Question

我对硬件设计相当陌生，我不确定如何解决这个问题。我正在使用一个 64 位宽的流，它也有包结束和包开始信号。我需要在 SOP 的偏移处找到一个特定的字节序列。目标是将流传递给另一个模块，并且每次声明 SOP 时，一个匹配信号将告诉下一个模块是否会在传入的数据包中找到字节序列。

我想我需要将信号转移到一个大的移位寄存器（16x64 以适应搜索空间）并在这些切片上进行比较。但似乎我还需要 SOP 和 EOP 的移位寄存器，以使这些信号与数据保持同步（匹配将与 SOP 一起断言）。我是在正确的轨道上，还是有更好的方法？

Answer 1

在那种情况下，我认为您的想法是正确的。如果下游模块必须在接收 SOP 之前知道匹配是否存在，那么我只需将所有数据和两个控制信号制作一个 16 或 17 级管道。

如果对于某种区域限制而言寄存器太多，您可以考虑在等待检查时使用小内存来保存数据包。