1

我在模块中为 DFlipFlop 创建了一个模块，并在DFF模块中实例化了其中的 4 个seqgen。我无法生成结果。你能帮我解决我哪里出错了吗？

module DFF(input d, input rstn, input clk, output reg q);

    always @(posedge clk or negedge rstn)
        if(!rstn)
            q <= 0;
        else
            q <= d;
endmodule

module seqgen();
    wire q1=1'b1,q2=1'b1,q3=1'b1,q4=1'b0;
    wire da=1'b1;
    reg clk = 1'b0,rstn  = 1;
    always #10 clk = ~clk;
    assign da = ~q1|~q2|~q4;
    DFF dffa(da,rstn,clk,q1);
    DFF dffb(q1,rstn,clk,q2);
    DFF dffc(q2,rstn,clk,q3);
    DFF dffd(q3,rstn,clk,q4);
endmodule
4

1 回答 1

2

有两种类型的问题。

由于连续分配，模块的输出是从模块DFF内部和模块内部驱动的。您不应该为. 这会导致争用，这是输出中未知值 ( ) 的来源之一。在 的情况下，您有 2 个连续分配，但您应该只有 1 个。DFFseqgenwire wirexda

此外，您应该在时间 0 置位复位，等待延迟，然后取消置位复位。这是未知数的另一个来源。由于是低电平有效复位，将其设置为 0，然后在延迟后将其设置为 1。

这段代码为我摆脱了未知信号。

module seqgen();
    wire q1,q2,q3,q4;
    wire da;
    reg clk = 1'b0, rstn = 0;
    initial #25 rstn=1;
    always #10 clk = ~clk;
    assign da = ~q1|~q2|~q4;
    DFF dffa(da,rstn,clk,q1);
    DFF dffb(q1,rstn,clk,q2);
    DFF dffc(q2,rstn,clk,q3);
    DFF dffd(q3,rstn,clk,q4);
endmodule
于 2020-11-28T16:31:12.867 回答