computer-science - D锁存原理图和D触发器原理图之间的区别

Question

我听说锁存器和触发器之间的主要区别在于锁存器是异步的，而触发器是边沿触发的，这是有道理的。但是当我检查他们的shematic时，它们看起来几乎一样。

这是我能理解的一本书中的一个dlatch的设计。

但这是我在各种教程中找到的 D 触发器原理图

正如我所说，它们在我看来几乎相同，是什么导致它们的工作方式不同，原理图的区别在哪里？

Answer 1

很难在文献中找到一致的术语，因为术语触发器和锁存器的使用随着时间的推移发生了变化。

要考虑的重要方面是如何允许输入改变输出。

如果输入始终允许更改输出，则该设备称为简单透明锁存器（一些作者使用术语电平触发触发器）。如果在控制信号（通常表示为E但有时会混淆地标记为CLK）保持在特定电平
（高或低） 时允许输入改变输出，则该设备称为简单不透明锁存器（一些作者使用术语电平-触发时钟触发器）。 如果允许输入仅在控制信号（用CLK表示）的上升沿或下降沿改变输出，则该设备称为触发器
（一些作者使用术语边沿触发触发器）。

因此，您可能无意中搜索了同一设备。
从块级的角度来看，D 锁存器和 D 触发器是相同的，但在后者中，CLK信号是边沿触发的。
必须使用特殊电路来检测边缘（此处或维基百科页面中有一个示例）。
由于这些电路在绘制时通常“庞大”，不幸的是，它们经常被省略，导致触发器和锁存器的原理图“相同”。

但是请注意，在触发器的符号中，您会在时钟引脚处找到一个小“喙”，以表示边沿触发输入。

Answer 2

您发布的两张图片都不是人字拖，它们是不同的门控 D 锁存器。这两个电路是相同的，并且基于 SR 锁存器。

下面是一个纯 SR NOR 锁存器以及一个状态表和符号。

通过添加额外的逻辑，创建了一个 D 锁存器。

为了了解锁存器和触发器之间的区别，您需要了解它们是什么。

根据定义，“锁存器”是一种对外部反馈没有免疫力的存储元件。简单来说，锁存器是一种反馈电路，具有两个稳定状态（也称为双稳态多谐振荡器）“0”和“1”，可用于存储状态信息。锁存器是从组合逻辑门创建的。通常，锁存器是异步电平触发的；但是，有时锁存器需要时钟（CLK），在这种情况下，锁存器被称为“同步锁存器”，相当于您的两张图片中显示的门控 D 锁存器电路。

根据定义，“触发器”是主从配置中的两级锁存器。与锁存器一样，触发器是具有两个稳定状态（又称双稳态多谐振荡器）“0”和“1”的电路，可用于存储信息。触发器是通过将两个锁存电路组合在一起形成一个更大的触发器电路来创建的。触发器在信号（通常是时钟）的边缘触发。

下面是通过组合两个 SR NAND 锁存电路创建的 D 型触发器的图片。

第一个锁存器被称为“主”，而第二个锁存器被称为“从属”。数据 (D) 在时钟 (C) 的上升沿锁存。