-2

当我使用 ghdl 编译此代码时，它会产生错误。

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;


entity alu is

 generic ( constant N: natural := 1 );     

       port( a,b : in std_logic_vector(3 downto 0);
             sel : in std_logic_vector(3 downto 0);
             y : out std_logic_vector(3 downto 0);
             x: out std_logic_vector(7 downto 0);
             cout : out std_logic);
end alu;


architecture behavioral of alu is
signal rslt : std_logic_vector(3 downto 0);
signal tmp :  std_logic_vector(4 downto 0);
begin


process(a,b,sel)


begin

case sel is

        when "0000"=>

         rslt<= a + b;        -- Line 33
         when "0001"=>
         rslt<= a - b;        -- Line 35
          when "0010"=>
          x<= (unsigned(a)) * (unsigned(b)); -- Line 37
          when "0011"=>
          x<=(unsigned(a)) / (unsigned(b));   -- Line 39
          when "0100"=>
         rslt<=std_logic_vector(unsigned(a) sll N);
          when "0101"=>
         rslt<=std_logic_vector(unsigned(a) srl N);
         when "0110"=>
         rslt<=std_logic_vector(unsigned(a) rol N);
          when "0111"=>
         rslt<=std_logic_vector(unsigned(a) ror N);
          when "1000"=>
         rslt<= a and b;
          when "1001"=>
         rslt<= a or b;
           when "1010"=>
         rslt<= a xor b;
           when "1011"=>
         rslt<= a xnor b;
           when "1100"=>
         rslt<= a nand b;
           when "1101"=>
         rslt<= a nor b;
            when "1110"=>
               if (a > b) then
                     rslt<= "0001";
                else
                    rslt<="0000";
                end if;
          when "1111"=>
               if (a = b)then
                    rslt<="0001";
               else
                    rslt<="0000";
               end if;
          when others=> 
                 rslt<= "0000";
       end case;
   end process;

y<=rslt;
tmp<= ('0' & a) + ('0' & b);     -- Line 78
cout<=tmp(4);
end behavioral;

ghdl -a alu.vhdl
alu.vhdl:33:19:error: no function declarations for operator "+"
alu.vhdl:35:19:error: no function declarations for operator "-"
alu.vhdl:37:29:错误：运算符“*”没有函数声明
alu.vhdl:39:28:错误：运算符“/”没有函数声明
alu.vhdl:78:17:错误：运算符“+”没有函数声明

使用无符号算术时，如何使这些运算符可用？

4

1 回答 1

0

欢迎使用 Stackoverflow。您显然对类型语言不是很熟悉。VHDL 是一种类型化语言，其中变量、信号、常量具有类型，如bit、或。这些类型定义了什么可以做，什么不能做。integerstd_logic_vector(3 downto 0)unsigned(3 downto 0)

  1. 默认情况下，您不能添加两个std_logic_vector(3 downto 0)并获得同样是std_logic_vector(3 downto 0). 这是您尝试使用的rslt<= a + b;. 编译器只是告诉你没有这样"+"的操作符是可见的。
  2. 与rslt<= a - b; 操作员相同"-"。
  3. x<= (unsigned(a)) * (unsigned(b));稍微好一点，因为您没有尝试将 2 相乘std_logic_vector(3 downto 0)。您将它们转换为unsigned(3 downto 0)。不错的选择，因为ieee.numeric_std包重载了类型的"*"运算符。unsigned(...)不幸的是，您尝试将结果分配给std_logic_vector(7 downto 0)whileieee.numeric_std."*"运算符返回 a unsigned(7 downto 0)。因此，编译器再次抱怨它没有找到合适的"*"运算符。注意：括号不是必需的。你可以简单地写unsigned(a) * unsigned(b).
  4. 其他错误作为练习没有解释。

我建议您再次阅读您的 VHDL 书并了解什么是类型，默认情况下定义了哪些类型的操作std_logic_vector(...)和unsigned(...)类型，以及您声明的两个包（ieee.std_logic_1164和ieee.numeric_std）在相同类型上定义了哪些额外操作。

于 2018-09-11T04:41:44.063 回答